Verify Failed 偶发校验失败 · 量产排查手册

从校验闭环到五层定位法 · 覆盖 SPI NOR / SPI NAND / SD NAND / eMMC 量产场景 · 编制日 2026-09-04 ｜ 编制日期 2026-09-21 ｜ 版本号 Rev 1.0

1. 问题本质：Verify 到底在验什么

把「校验失败」还原成「链路上有一处产生了偏差」，问题就从「这批料行不行」变成了「偏差发生在哪一步」。这一章给出后面所有排查动作的共同坐标系。

1.1 校验是最后一道闸门，也是唯一会说话的那道

一次完整的离线烧录包含五个环节：擦除 → 编程 → 读回 → 比对 → 判定。校验（Verify）负责后三步：把刚写进芯片的数据原样读回来，与源固件文件逐位比对，只要有一位不一致就报警。

这条链路的每一环都可能引入偏差，而校验只能告诉你「结果不一致」，不会告诉你「哪一环出的错」。所以排查的第一步，是把抽象的「Verify Failed」翻译成具体的「偏差长什么样」。

1.2 从「数据画像」反推故障层：八种典型形态

失败时先别急着重烧，把读回的数据 dump 下来看一眼长什么样。不同的数据形态几乎直接对应不同的故障层，这是最快的一条线索。

1.3 为什么会是「偶发」：临界失效的三个特征

「偶发」不是随机的，它通常有规律，只是规律藏在你没有记录的维度里。三类最常见：

• 时变——与温度、连续工作时长相关。设备冷机和热机表现不同，常见于电源热漂移、时钟抖动、芯片自身读判决窗口随温度收窄。特征：上午良率高、下午变差，或连续跑一段时间后开始零星报错。
• 位变——集中在某个工位、某个烧录座、某台设备。特征：把所有失败记录按工位/座号/设备号做透视，会看到明显的聚集。这是最容易抓、也最常被忽略的一类。
• 数变——与特定数据 pattern 相关。全 0、全 1、棋盘格、长串连续相同字节，对电源噪声与读判决的压力不同。特征：换一版固件后失败率突变。

1.4 第一条纪律：失败品不要立刻重烧

2. 五层故障模型与分流决策

把「偶发校验失败」拆成五层，每一层有明确的失效机理、可观测的症状和一锤定音的判定动作。排查时自外向内逐层剥离，不要跳层猜。

2.1 五层的定义、占比倾向与判定动作

下表是整份文档的骨架。重点看最后一列「判定动作」——每一层都有一个能在几分钟内给出是非结论的验证手段，这就是分层的价值。

2.2 决策树：从报错到定层

2.3 三十分钟快速分流：五个动作

产线停着等人，没有时间做完整分析。下面五个动作按顺序做，通常在半小时内就能把问题锁定到某一层，剩下的只是按对应章节深挖。

1. 看聚集性——把当班所有失败记录按「工位 / 座号 / 设备 / 时段 / 料盘 / 固件版本」六维透视。只要有一维聚集，范围立刻缩到那一格。
2. 换位复测——把失败品放到一个确认良好的工位与座子上重烧。通过 → L1；仍失败 → 继续下一步。（注意：重烧前先按 1.4 取证）
3. 换片对照——在同一工位换一片同批次新料烧录。通过 → 原片可能真有问题，转第 7 章；仍失败 → 问题在设备侧，转第 3~5 章。
4. 降速验证——把烧录时钟降一档（如从 40MHz 降到 20MHz 或更低）后连续烧 20~50 片。失败消失 → L3 信号时序问题，转第 5 章。
5. 量电源——示波器挂 VCC（eMMC/SD 还要挂 VCCQ），抓写入瞬间的波形，看跌落与纹波。超规格 → L2，转第 4 章。

2.4 三条分层原则

• 先外后内——先查芯片之外的链路（工装、电源、线材、配置），再怀疑芯片本身。芯片本体不良率通常在 PPM 量级，而工装与电源的问题概率高几个数量级。
• 先换后调——用「换一个变量」的方式做对照，比「调一个参数」更容易得到确定结论。换位、换片、换线、换电源、换固件，每换一次只动一个变量。
• 先取证后复现——任何一次失败，先把现场数据（dump、状态寄存器、照片、报错原文）留下来，再动手重烧或改配置。复现失败的代价远高于取证。

3. L1 物理接触层：最高频的「假失败」

绝大多数偶发校验失败最终都落在这一层，而它也是最容易被「重烧一次过了」掩盖掉的一层。本章给出接触链路的四个薄弱点、可执行的排查动作，以及一套工装维护制度。

3.1 四道关：电流从探针走到引脚要穿过什么

烧录座与芯片之间不是「连通」就完事了。一个触点的质量由四件事决定，任何一件出问题都会让接触电阻从几十毫欧爬到百毫欧以上，而高速读写对阻抗极其敏感——微秒级的接触抖动就足以造成读回数据错位。

3.2 症状特征：出现这些表现先查 L1

• 同一片料换到另一个座子或另一台设备，立刻恢复正常；
• 失败时伴随 ID 读取失败、接触不良、Device not detected 一类提示（但不是每次都有）；
• 轻按芯片、晃一下排线、动一下夹具，结果就变了——这是 L1 的强特征；
• 失败在工位上聚集：某个座子的失败率明显高于其他座子；
• 早班正常、晚班变多，或连续生产若干小时后逐渐恶化（探针与座体发热、弹力衰减）。

3.3 排查动作：从肉眼到万用表

1. 目视 + 放大镜：检查探针有无弯曲、断裂、发黑、沾污；检查芯片引脚有无氧化、变形、连锡、缺角。这一步能发现相当比例的问题。
2. 记录座号与累计次数：把每个座子的累计插拔次数、上次维护日期、累计失败数做成台账。没有台账就没有 L1 的可追溯性。
3. 测接触电阻：用毫欧表或专用治具逐pin测量，与同型号新座子对比。偏差超过初始值的 50% 就该进维护流程。
4. 换位交叉验证：把失败品与一片确认良好的片子互换座子烧录。失效跟着座子走 → 座子问题；失效跟着芯片走 → 转第 7 章。
5. 检查下压力与定位：气动/手动压合机构的压力是否达标、导向槽是否磨损、芯片放入是否倾斜。共面性差的芯片（如部分 BGA、LGA）对下压力尤其敏感。
6. 清洁：用无水乙醇或专用清洁剂清理探针与引脚，清除助焊剂残留与氧化层。清理后必须复测电阻确认有效。

3.4 工装维护制度（建议基线）

下面是一套可以直接落地的基线制度。具体周期要按自家实测数据校正——不同探针类型、不同封装、不同车间的劣化速度差异很大。

3.5 芯片侧因素：不是所有接触问题都是座子的错

• 引脚氧化：编带料、管装料存放时间长或仓库湿度大时，引脚表面会形成氧化层。氧化料批可先做清洁处理再上线，并在软件里开启「接触检测」确认连通后再加电。
• 共面性：BGA、LGA、QFN 类封装对焊球/焊端高度一致性要求高，共面性超差时部分触点压力不足。这类封装建议选用带自校准导向的座子。
• 引脚变形：编带拆封、周转过程中的磕碰会造成引脚弯曲。上线前抽检外观，必要时整形。
• 封装公差：不同批次、不同厂商的同名封装，外形尺寸可能在公差带内漂移。换料号后突然出现的接触类失败，要怀疑这一点。

4. L2 电源完整性层：被低估的头号嫌疑

编程器自带的电源往往只够「通信」用，扛不住写入瞬间的电流脉冲。本章讲清楚电流脉冲怎么把 VCC 拉下去、怎么测、以及多工位并行的特殊风险。

4.1 为什么写入比读取更吃电源

Flash 的读取是「感应」操作，电流很小且平稳；而编程与擦除需要片内电荷泵把电压抬到 10V 以上，电流会出现毫秒级的尖峰。这个尖峰对供电系统的瞬态响应是实打实的考验。

于是出现了一种典型的「写入成功、校验失败」：写入阶段电压虽然跌落但勉强完成，读回阶段状态不稳导致数据错位。这也解释了为什么这类问题总是偶发——它取决于电源在那个瞬间的具体状态。

4.2 三种典型电源缺陷

4.3 测量方法：示波器挂哪里、看什么

1. 测点选在芯片端，不是电源输出端。要量的是芯片引脚上真正吃到的电压，线缆与转接板上的压降恰恰是被测对象的一部分。
2. 用 10:1 探头减小负载效应；地线用最短接地弹簧，不要接长鳄鱼线（会引入大量振铃，看到的是假波形）。
3. 触发方式设成「单次 + 电压跌落触发」，阈值设在规格下限附近，抓编程脉冲期间的瞬态。普通边沿触发很难抓到偶发事件。
4. 同时看电流与电压：电流探头串在供电回路里，或用小阻值采样电阻测压降。确认跌落确实与编程脉冲时间对齐。
5. eMMC / SD NAND 要额外测 VCCQ（IO 供电）。VCCQ 偏离规格会直接压缩 DQS 采样窗口，高速模式下尤其致命。

4.4 处置清单

• 烧录器使用独立的高质量电源适配器，不要依赖电脑 USB 口供电
• 工位数量增加时同步复核电源容量与瞬态响应能力
• 芯片端就近补足退耦电容（具体容值以器件 datasheet 与板级设计为准）
• 缩短供电线缆、加粗线径，减少线路压降
• 设备与工装可靠接地，避免地环路引入干扰
• 检查上电时序：核心供电先建立，IO 供电后建立（以器件要求为准）
• 1.8V 器件必须确认烧录器的 VCC/VCCIO 设置正确——这一项填错不是校验失败的问题，是直接打穿芯片
• 把电源纹波与瞬态跌落纳入定期点检项，而不只是出问题才测

5. L3 信号完整性与时序层

烧录时钟越提越高，信号沿越来越陡，链路上的任何一点不连续都会变成问题。本章给出四类信号缺陷的波形特征、一招降速的验证方法，以及硬件整改方向。

5.1 四类信号缺陷与成因

5.2 最快的一招：降速验证

怀疑 L3 时，把烧录时钟降一档，烧同一批料做对照，是所有排查动作里性价比最高的一个——不需要任何仪器，几分钟就能出结论。

• 降速后失败消失 → 判定 L3，问题在信号链路或时序余量。继续做 5.3 的硬件整改，或把降速固化为正式工艺参数。
• 降速后仍然失败 → 排除 L3，回到第 2 章决策树走 L1/L2/L4。注意：降速不能解决接触不良与电源跌落，这两类问题降速后依然存在。

5.3 硬件整改方向

• 信号线上串接匹配电阻抑制反射（常见量级为二三十欧姆，具体值需按实测波形调整）
• 缩短转接板与线缆长度——这一项往往比加串阻更有效
• 信号线与时钟线之间拉开间距，或用地线隔离，减少串扰
• 检查连接器与排线是否老化、虚焊、接触不良
• 在板烧录时，确认板上的串阻值正确（不是 0Ω 也不是过大值），且走线有完整参考平面
• 提高驱动能力档位（若编程器支持），改善边沿
• 整改后必须复测波形确认有效，不能凭「改了应该就好了」放行

5.4 eMMC / SD NAND 高速接口的特有风险

eMMC 与 SD 类接口跑在 HS200 / HS400 这类高速模式时，对信号完整性的要求远高于 SPI NOR，是校验失败的高发区。

• VCCQ 电平：IO 供电偏离规格会直接压缩采样窗口。高速模式下尤其要确认 VCCQ 稳定在设计值。
• 模式协商失败后自动降速：链路质量不足时，主机可能主动协商到低速模式。此时烧录能完成但速度异常——「能烧但特别慢」本身就是 L3 的症状，不要只当性能问题。
• 走线等长与阻抗控制：CLK / CMD / DAT / DQS 的等长误差与阻抗偏差直接影响高速采样。具体数值按平台设计要求执行。
• DQS 相位：HS400 依赖 DQS 选通采样，相位未校准会直接导致数据错位。