SPI NOR 块保护（BP）功能设计方案

编制日期 2026-09-21 ｜ 版本号 Rev 1.0

从 BP/TB/SEC/CMP 四个位、保护分区规划、WP# 引脚设计，到驱动实现与量产加锁时机的完整落地方案

一句话结论：SPI NOR 的 BP 不是「把三个位写进去」这么简单，而是分区规划 → 档位换算 → 引脚设计 → 驱动时序 → 产线加锁时机五件事的串联。其中最容易翻车的是档位换算：CMP=0 时能保护的最小范围是 1/2，想只锁 64 KB 的 Bootloader，必须先把 CMP 置 1 反转语义——而这个反转本身就是「清 BP 反而锁死整片」事故的来源。

这份文档解决什么

块保护（Block Protect，简称 BP）是 SPI NOR 里成本最低、也最容易被做错的一道防护。它不加密、不鉴权，只是在芯片内部给地址空间画一条线，让跨越这条线的擦除和编程命令被静默忽略。正因为它「静默」，做错的时候往往不报错——你以为写进去了，其实芯片早就把命令丢了。

本分册只讲 SPI NOR：从 SR-1/SR-2/SR-3 三个状态寄存器里与保护相关的位讲起，把 BP / TB / SEC / CMP 四个位怎么联合决定保护区说透，再给出分区怎么规划、WP# 怎么接、驱动怎么写、产线在哪一步加锁、加锁之后 OTA 怎么办，最后是速查表与核查清单。

定位「为什么写不进去」的故障排查请看同系列《写保护误触发_SR_BP位_量产排查》；SPI NAND 与并行 NOR（PPI NOR）的保护机制完全是另一套，各有独立分册。

1. BP 保护的本质：它锁住的是命令，不是数据

在动手配寄存器之前，先要接受一个事实：BP 生效时芯片不报错。理解这一点，后面所有的验证方法都要围绕「回读校验」而不是「看有没有报错」来设计。

1.1 BP 锁的是命令，不是数据

BP 生效时，芯片不会拒绝你的命令、也不会报错——它照常接收地址和数据，然后在内部判断「这段地址在保护区内」，于是把这次擦除或编程直接丢弃。所以 BP 配置错误最典型的现场表现不是报错，而是「烧录工具显示成功，回读却是旧数据」。

1.2 三层防护，缺一层就等于没锁

1.3 上电默认态：NOR 是无保护

SPI NOR 出厂 / 上电后 BP[2:0] = 000、TB = 0、SEC = 0、CMP = 0、SRP0 = 0，也就是整片可擦写、SR 随时可改。这是一个「默认开放」的设计：好处是产线拿来就能烧，坏处是保护必须靠后续工位主动去写——漏了这一步，整批产品裸奔，而外观和功能测试全都正常，发现不了。

2. 寄存器地图：三个状态寄存器里与保护相关的位

BP 的复杂度不在命令，而在「哪几个位在联合起作用」。把这张位图看明白，后面所有计算才不会算错。

2.1 三个状态寄存器怎么读、怎么写

2.2 每个位的一句话解释

2.3 4 字节地址器件（> 128 Mb）的额外注意事项

容量大于 128 Mb 的器件需要进入 4 字节地址模式（或配合地址长度切换）才能访问高地址空间，此时要额外确认三件事：

• 保护档位表是否按新容量重算：同一 BP 编码在 16 MB 与 32 MB 器件上对应的绝对容量不同，档位比例不变但边界地址变了。
• 写 SR 命令的字节数是否变化：部分料号在 4 字节模式下写 SR 的指令码不同（如 01h / 3Eh 的区分），写错会被静默忽略。
• ADS / ADP 位（SR-3）：决定上电后的默认地址长度与 4 字节指令是否启用，若配置不当，保护区的实际地址会偏移，出现「看着锁对了其实锁错位」。

3. 保护区怎么算：BP / TB / SEC / CMP 四把钥匙

NOR 的 BP 是一个「范围 + 方向 + 粒度 + 语义」的四维组合。只看 BP 三个位，一定会算错保护区。

3.1 把 BP 想成一把从某一端量起的尺子

TB 决定从哪一头量，SEC 决定刻度是 64 KB 还是 4 KB，BP[2:0] 决定量多长，CMP 决定「量到的部分被保护」还是「量到的部分反而开放」。四者必须一起算，只看 BP 三个位一定会算错。

3.2 保护档位速查（CMP=0、SEC=0，通用规律）

3.3 SEC 位：4 KB 粒度能救回多少精度

SEC=1 时保护边界按 4 KB 扇区而不是 64 KB 块对齐。在 CMP=1 + 小档位场景下，SEC=1 可以让你把保护区边界卡得更准；但在 CMP=0 + 大档位场景下，SEC 的影响可以忽略。判断标准很简单：

4. 寄存器锁：SRP0 / SRL / WPS 与不可逆的 LB 位

只配 BP 不配寄存器锁，等于给门装了锁芯却把钥匙插在门上。这一章决定这套保护到底能挡住谁。

4.1 第 1 层锁管「哪些区域不能写」，第 2 层锁管「BP 位能不能被改」

如果只做了第 1 层，那么任何一段跑在设备上的代码——包括被攻破的应用固件——都可以先发 06h 再把 BP 清成 000，然后随意擦写启动区。第 2 层锁（SRP0 / SRL）就是用来堵这条路的。

4.2 WPS：WP# 引脚到底听谁的

SR-3 的 WPS（Write Protect Select）位决定 WP# 引脚的语义来源，这是 SPI NOR 比 NAND 多出来的一个开关：

4.3 安全寄存器（Security Register）与 LB 位

部分料号除了主阵列还提供若干安全寄存器（典型 256 B × 3），由 SR-2 的 LB[3:1] 三个位分别锁定。这三个位是一次性编程（OTP）的：写 1 之后对应安全寄存器永久只读，且该位本身也再也改不回来。

典型用途是存放设备唯一标识、出厂校准值、公钥指纹。它与 BP 的区别在于：BP 管的是主阵列的地址区间，LB 管的是独立的安全寄存器；LB 锁定的粒度是「整个安全寄存器」，不能按字节。