EG3013S 半桥驱动芯片 · 电路设计指南
大功率 MOS / IGBT 栅极驱动 · 原理 / 典型电路 / 自举 / 栅极网络 / Layout / 调试 / 量产 ｜ 编制日期 2026-09-28 ｜ 版本号 Rev 1.0
数据来源：《EG3013S 芯片数据手册 V1.0》（屹晶微电子，2021-12-10）· 适用：无刷电机控制器、60V 级半桥功率级
数据手册告诉你"参数是什么"，本指南回答"怎么把它用好、怎么调通、怎么量产不出事"。在手册之上补齐四类工程内容：电路设计的定量计算方法（自举电容 / 栅极电阻 / 驱动损耗）、PCB 布局规则、分级调试流程与波形判读、量产导入的风险与检验方法。
① LIN 是低电平有效（内部上拉 5V），与常见 IR21xx 系列的"LIN 高有效 + 内部下拉"正好相反，换料不改逻辑会直接烧板；② 手册未标注驱动欠压锁定（UVLO）与过流保护——Vcc 缓升期与功率短路保护都必须由系统侧解决；③ 手册图里的 C3/C4（10nF）是栅-源电容，不是自举电容，自举电容是 VB-VS 之间的 C2（47µF），BOM 混料是高频事故。
一句话结论
EG3013S 是一颗面向 48V/60V 无刷电机控制器的经济型半桥栅极驱动器：单电源 + 内部自举 + 内建死区/互锁，外围只需 0.1µF（Vcc 旁路）+ 47µF（自举）+ Rg∥D + 10nF Cgs（栅极网络）。它能可靠工作的前提是三条：死区策略以 MCU 为主、芯片 130ns 只作兜底；VS 引脚负压必须抑制（大功率场合加 R3 2Ω + FR107 钳位）；上电先开下管给自举电容充电，否则高端永远无输出。
读者路径
| 你在做什么 | 建议阅读 |
|---|---|
| 第一次接触这颗料，做方案评审 | 第 1、2、3 章 + 附录 B |
| 画原理图 / 定 BOM | 第 4、5、6、7 章 + 附录 A |
| 画 PCB | 第 8 章 + 第 12 章 Layout 清单 |
| 板子回来了，要调通 | 第 9 章（分级上电 + 波形判读）→ 第 10 章速查表 |
| 要导入量产 / 处理批次问题 | 第 11 章 + 第 12 章量产清单 |
1 · 器件概述与系统定位
先弄清 EG3013S 在系统里"是什么、替你做了什么、没替你做什么"——这决定了后面所有保护与调试动作该做在哪一层。
1.1 器件本质：一颗"半桥翻译官"
EG3013S 是大功率 N 沟道 MOS 管 / IGBT 栅极驱动专用芯片：把 MCU 输出的 0/3.3V（或 0/5V）弱逻辑信号，"翻译"成能快速开关功率管的强驱动信号，并解决半桥结构里最麻烦的高压侧悬浮驱动问题。它内部集成了六个功能块：逻辑输入处理、互锁闭锁、死区时间控制、电平位移、脉冲滤波、图腾柱（达林顿）输出驱动。
它不做的同样重要：没有过流检测、没有短路保护、没有欠压锁定参数（手册未标注）、没有使能/SD 引脚。这些统统要由 MCU 侧或电源侧完成——第 7 章给出系统级保护的具体接法。
整机组网方式：每半个桥需要一颗 EG3013S。三相无刷电机控制器 = 3 颗 EG3013S + 6 只功率 MOS；降压型开关电源 / Class-D 功放则按各自拓扑取用。这也是它在电动自行车 / 电动摩托车控制器里流行的原因——按 0.5 元级成本把"驱动 + 死区 + 互锁 + 自举"一次配齐。
1.2 特点清单与工程含义
| 手册特点 | 参数 | 对设计的实际含义 |
|---|---|---|
| 高端悬浮自举电源 | VS 耐压 80V | 单电源驱动半桥，省掉高侧隔离电源；代价是有占空比上限（第 5 章） |
| 内建死区控制 | 80~400ns，典型 130ns | 只作硬件兜底；MCU 死区仍必须设置，且要覆盖器件关断时间 |
| 闭锁功能（Interlock） | 双输入同时有效 → 双关断 | 软件出错时芯片层面拒绝上下管同开；不能替代软件死区 |
| 达林顿输出结构 | 拉 0.8A / 灌 1A（典型） | 开关速度由 Qg 与 Rg 决定；内部上拉约 20Ω，VOH 比 VB 低 1.2~1.8V |
| HIN 高有效 + 15K 下拉 | Iih≈300µA@5V | 悬空自动关断上管，MCU 复位期安全 |
| LIN 低有效 + 内部上拉 5V | —— | 悬空自动关断下管；极性与 IR21xx 相反，换料高危 |
| 静态电流小 | 4.5mA typ / 6mA max | 待机功耗可控；但三相 3 颗合计约 14~18mA，LDO 要算上 |
| 外围器件少 | 典型 7~9 个元件 | BOM 成本低；母线大电容原厂图未画，工程必加（第 4 章） |
| SOP-8 封装 | 焊接 ≤300°C/10s | 回流焊常规曲线即可；手工返修控温控时（第 11 章） |
1.3 选型边界：电压档位与适用系统
手册给出的极限是 VS: −0.7~80V、VB: −0.3~90V（相对各自参考地）。半桥上管的源极 = VS 会随开关在 0~母线电压之间摆动，因此母线工作电压要显著低于 80V：
| 电池系统 | 满电母线电压 | 相对 VS=80V 的余量 | 结论 |
|---|---|---|---|
| 36V（锂 42V / 铅酸 43V） | ≈42~46V（含泵升） | ≥34V | 充裕 |
| 48V（满电 54.6V） | ≈55~60V（含泵升） | ≥20V | 推荐，主战场 |
| 60V（满电 67.2V） | ≈67~72V（含泵升） | 8~13V | 可用，需控制泵升与尖峰 |
| 72V（满电 84V） | ≈84~90V（含泵升） | 超出 80V 极限 | 不适用，选更高压驱动器 |
电动机制动 / 下坡时，电机反电动势会通过母线电容泵升母线电压，刹车能量大时泵升 10~20% 很常见。选型必须按"满电电压 × 1.1 泵升 + 开关尖峰"核算 VS 峰值，而不是只看电池标称电压。72V 系统（满电 84V）已越过 VS=80V 极限，禁止使用本器件。
Vcc 侧同理：极限 35V、推荐 4.5~15V（宽压到 30V），意味着不能把 Vcc 直接挂在 48V/60V 电池上，必须经 78L15 / LDO / 稳压电路取电——第 7 章给出两种典型供电结构。
2 · 引脚定义与内部结构
EG3013S 只有 8 个引脚，但两个输入引脚的有效电平极性相反——这是本器件最容易被忽视、也最容易出事故的地方。本章把引脚、内部结构和真值表一次讲透。
2.1 引脚定义（SOP-8）
| 引脚 | 名称 | I/O | 功能 | 工程要点 |
|---|---|---|---|---|
| 1 | Vcc | Power | 芯片工作电源，推荐 4.5~15V（宽 4.5~30V） | 就近并 0.1µF 高频旁路电容到 GND |
| 2 | HIN | I | 高侧逻辑输入，高电平有效，控制 HO | 内部 15K 下拉：悬空 = 关断上管（安全） |
| 3 | LIN | I | 低侧逻辑输入，低电平有效（LIN̄），控制 LO | 内部上拉 5V：悬空 = 关断下管（安全）；极性与 IR21xx 相反 |
| 4 | GND | GND | 芯片地，逻辑地与模拟地内部共连 | 功率地与信号地单点汇接，见第 8 章 |
| 5 | LO | O | 低侧栅极驱动输出 | 经 Rg∥D 网络接 Q2 栅极 |
| 6 | VS | O | 高侧悬浮地（接半桥中点 OUT） | 最脆弱的引脚：极限 −0.7V，大功率场合必须做负压抑制 |
| 7 | HO | O | 高侧栅极驱动输出（以 VS 为参考地） | 经 Rg∥D 网络接 Q1 栅极 |
| 8 | VB | Power | 高侧悬浮电源（= VS + VBOOT） | 与 VS 之间就近并自举电容 47µF（手册推荐值） |
HO（7）与 VB（8）相邻、位于芯片一端；Vcc（1）与 GND（4）在另一端；VS（6）紧挨 LO（5）。这是标准的半桥驱动排布：高侧驱动环路（VB-HO-VS）与低侧环路（Vcc-LO-GND）天然分开，布局时各自就地成环即可，不要交叉。
2.2 内部结构框图
信号链路：HIN / LIN̄ 先经过输入处理（含内部偏置电阻）→ 互锁 + 死区电路仲裁两路请求 → 高侧请求经电平位移抬到 VB-VS 悬浮域、并由脉冲滤波滤除 dV/dt 感应的窄脉冲 → 达林顿驱动器输出大电流；低侧请求直接驱动低侧达林顿输出。
2.3 真值表与互锁行为
| HIN（引脚 2） | LIN̄（引脚 3） | HO（引脚 7） | LO（引脚 5） | 状态解读 |
|---|---|---|---|---|
| 0 | 0 | 0 | 1 | 仅下管导通（LIN 低有效 → LO 开） |
| 0 | 1 | 0 | 0 | 双管关断 |
| 1 | 0 | 0 | 0 | 互锁双关断（两输入同时「要求导通」，拒绝执行） |
| 1 | 1 | 1 | 0 | 仅上管导通（HIN 高有效 → HO 开） |
把真值表按时间轴展开，可以更直观看到互锁在"什么时候"起作用：
工程解读三点：
- 互锁是"拒绝执行"，不是"仲裁等待"：HIN=1 且 LIN̄=0 时两管全关，不会输出 PWM。如果软件把两个 GPIO 配反，现象是"电机完全没力 + 母线电流很小"，而不是炸管。
- 真正的换向死区来自 MCU：芯片内建死区（典型 130ns）只在"HIN 上升与 LIN̄ 上升同时发生"这类换向瞬间提供保护垫。大电流电机相电流换向时，功率管关断拖尾远大于 130ns，MCU 死区必须按器件关断时间 + 余量设置（MOS 建议 ≥300ns，IGBT 建议 1~3µs）。
- 输入悬空 = 双管关断：HIN 内部 15K 下拉、LIN̄ 内部上拉 5V，任何一路 MCU 未初始化（高阻）时输出都处于关断态——这是"上电安全"的基础，第 9 章调试会用到。
3 · 电气特性深度解读
本章把手册第 7 章的参数表"翻译"成设计动作：哪些数字直接进计算式，哪些数字决定调试时示波器上看什么。
3.1 极限参数（Absolute Maximum Ratings）
| 符号 | 参数 | 极限值 | 工程解读 |
|---|---|---|---|
| VB | 自举高端电源（对 VS） | −0.3 ~ 90V | 自举电容上的电压，瞬态不得超过 Vcc 设计值太多 |
| VS | 高端悬浮地 | −0.7 ~ 80V | 下限只有 −0.7V——负尖峰是头号杀手，见第 6/8 章 |
| HO | 高端输出 | −0.3 ~ 90V | 随 VS 浮动，正常由 VB-VS 箝位 |
| LO | 低端输出 | −0.3 ~ 35V | 对地输出，正常 0~Vcc |
| VCC | 电源 | −0.3 ~ 35V | 推荐 4.5~15V；禁止直接接 48V 电池 |
| HIN / LIN | 逻辑输入 | −0.3 ~ 35V | 输入耐压高，可加 RC 滤波而不担心钳位 |
| TA | 工作环境温度 | −45 ~ 125°C | 车规级温度范围；SOP-8 自耗散热见 6.4 节 |
| Tstr | 储存温度 | −55 ~ 150°C | —— |
| TL | 焊接温度 | 300°C / 10s | 回流/手工焊的红线，量产细则见第 11 章 |
半桥换流瞬间，下管开通把 OUT 拉向地，而 VS 走线电感上的 L·di/dt 会把芯片 VS 引脚拉到地以下。VS 一旦低于 −0.7V，内部电平位移结构会被击穿——典型失效是"高端永远无输出"或"VB 对 VS 短路"。手册图 6-2（大功率场合）专门加了 R3 2Ω 串联 + FR107 钳位二极管，就是为了这一件事，务必照做。
3.2 典型参数（Vcc=15V，CL=10nF，TA=25°C）
| 参数 | 符号 | 最小 | 典型 | 最大 | 单位 | 设计动作 |
|---|---|---|---|---|---|---|
| 电源电压 | Vcc | 4.5 | 15 | 30 | V | 按 15V 设计，MOS 的 VGS 上限留余量 |
| 静态电流 | Icc | — | 4.5 | 6 | mA | 三相合计 ≈14~18mA，计入 LDO 预算 |
| 输入高电平 | Vin(H) | 2.5 | 5.0 | — | V | 3.3V MCU 处于边界区，量产必测（见 7.2） |
| 输入低电平 | Vin(L) | −0.3 | 0 | 1.0 | V | 0~1.0V 均识别为低 |
| 输入高电流 | Iin(H) | — | 300 | 400 | µA | GPIO 驱动无压力；长线加 RC 后仍轻松 |
| LO 开通延时 | Ton(LO) | — | 500 | 700 | ns | 换向时序预算要计入 |
| LO 关断延时 | Toff(LO) | — | 50 | 100 | ns | 关得快——利于死区 |
| LO 上升 / 下降 | Tr / Tf | — | 400 / 200 | 600 / 300 | ns | 在 CL=10nF 下测，含 Cgs 影响 |
| HO 开通延时 | Ton(HO) | — | 300 | 500 | ns | 高侧开通更快 |
| HO 关断延时 | Toff(HO) | — | 400 | 600 | ns | 高侧关得慢——死区计算按它 |
| 死区时间 | DT | 80 | 130 | 400 | ns | 硬件兜底值；系统死区另算 |
| 输出拉电流 | IO+ | 0.6 | 0.8 | — | A | 决定最小 Rg（6.1 节） |
| 输出灌电流 | IO− | 0.8 | 1 | — | A | 关断更强——利好看门（防 dV/dt 误开） |
3.3 三组最值得咀嚼的数字
① 开关延时不对称：LO 开通延时 500ns 但关断只要 50ns；HO 开通 300ns、关断 400ns。两路不对称意味着换向瞬间 HO 与 LO 的实际重叠窗口由这些延时共同决定，测死区时不能只看输入波形（第 9.3 节给出测量方法）。
② 输出电流 0.8A/1A 是"最大能力"不是"工作点"：实际峰值电流由 (VDRV − VGS平台) / Rg总 决定，Rg 太小才接近 0.8A 极限。栅极网络的设计目标通常是把峰值电流控制在 0.5A 左右，留出批次余量。
③ 死区时间 80~400ns 是在 CL=0（无负载电容）下测的：接上真实栅极电容与 10nF Cgs 后，边沿被拖慢，芯片内建死区对"物理直通"的保护比例会下降——再次说明 MCU 死区才是主力。
手册 DT 在 CL=0 下测得，指的是芯片输出沿之间的间隔。整机有效死区 = MCU 死区 + 芯片 DT + 功率管关断拖尾 − 开通延时差，调试时用示波器直接测两管栅极波形（HO-VS 与 LO-GND）下降/上升沿 50% 幅度点间隔，要求 ≥ 功率管 datasheet 的 toff(off) + 余量。
4 · 典型应用电路精读
手册给出三张典型应用图，元件完全一致，只差两三个「功率等级开关」。逐个元件讲清楚它在防什么，是后面自举与栅极网络两章的基础。
4.1 三张原厂图的差异
| 手册原图 | 适用场景 | 相对基础图的增减 | 本质区别 |
|---|---|---|---|
| 图 6-1 中、小功率半桥 | 几十 A 以内电机相桥臂、一般降压变换 | 基准配置：C1 0.1µF + C2 47µF + R1/R2∥D1/D2 + C3/C4 10nF | 使用内部自举二极管 |
| 图 6-2 大功率电机场合 | 大电流相桥臂（数百 A 级控制器） | 增加 R3 2Ω 串在 VS 与 OUT 之间 + D3 FR107 钳位 VS 负尖峰 | VS 引脚保护加强 |
| 图 6-3 外接自举二极管 | 自举充电不足 / 高频 / 大 Qg 场合 | 在 +15V 与 VB 之间外接 D3 FR107，其余同图 6-1 | 自举二极管外置，可换更快的管子 |
图 6-2 的 D3（FR107）是接在 VS 节点与 GND 之间的负压钳位二极管；图 6-3 的 D3（FR107）是接在 +15V 与 VB 之间的自举二极管。同名不同位、功能完全不同，照抄 BOM 前务必对照电路位置——这也是产线核对图纸时的常见错误点。
4.2 基础电路（手册图 6-1）逐元件精读
| 位号 | 推荐值 | 作用 | 不装 / 装错的后果 |
|---|---|---|---|
| C1 | 0.1µF 陶瓷（X7R） | Vcc 高频旁路，就近吸收驱动级脉冲电流 | 驱动沿变差、HO/LO 振铃、偶发逻辑误动作 |
| C2 | 47µF（手册示例） | 自举电容：高侧驱动的悬浮电源 | 上管驱动不足、高占空比时 HO 丢失（第 5 章定量计算） |
| R1 / R2 | 10~33Ω（工程值） | 栅极开通电阻，控制开通速度与 EMI | 过小→振铃/EMI/驱动电流逼近极限；过大→开关损耗增大 |
| D1 / D2 | 1N4148W | 与 Rg 反并联：关断电流绕过电阻，加速关断 | 关断拖尾变长，死区时间被迫加大 |
| C3 / C4 | 10nF 陶瓷 | 栅-源电容：与 Cgd 构成分压，抑制 dV/dt 误开通 | 大 dV/dt 场景下管米勒误导通→直通（易与自举电容混淆） |
| Q1 / Q2 | N-MOS，VDS≥1.5×母线 | 功率开关 | Qg 过大使边沿变缓，见 6.1 节匹配计算 |
| （未画出）Cbus | 电解 + 0.1~1µF 薄膜 | 母线储能与开关吸收 | 原厂图省略，工程必加，否则尖峰威胁 VS/VB |
手册图里同时出现 C2 47µF（VB-VS，自举） 与 C3/C4 10nF（栅-源）。贴片时把 10nF 贴到 C2 位置是最经典的批量事故：现象是空载一切正常、带载或高占空比后上管驱动塌陷、HO 间歇丢失。BOM 与钢网上请把 C2 单独标注「BOOT 电容」。
4.3 大功率场合的 VS 保护（手册图 6-2）
R3 的取值逻辑：太大则 VS 检测延迟、高侧导通阈值被引入误差；太小则阻尼不足。手册给 2Ω 起步，工程上按「VS 走线电感越大取值越大」在 1~5Ω 内微调，并用示波器实测下管开通瞬间 VS 波形是否收敛。注意 R3 串在芯片 VS 引脚与功率中点之间，不在功率主回路里，不承担主电流。