数字隔离器 电路设计指南
编制日期 2026-09-29 | 版本号 Rev 1.0
传信号不传能量:两侧地断开之后,时序、CMTI 与默认态才是真正的难点
| 适用对象 | 硬件工程师 / 电源工程师 / 嵌入式工程师 |
| 覆盖技术 | 电容耦合 / 磁耦合 / 巨磁阻耦合(光耦另文) |
| 文档性质 | 电路设计指南(参数区间用于选型逻辑,非具体型号限值) |
- 隔离耐压要按系统标准认定:工作电压、瞬态过压与爬电距离是三个不同概念,耐压数值达标不等于具备安规认证。
- 传播延迟不是「越小越好」就够了:整条链路的时序预算要把去程、回程、通道偏斜与 PWD 一起算进去。
- 默认输出态决定上电瞬间的安全性:掉电时输出若为高,可能让后级功率级误开通。
一句话结论:数字隔离器的价值 = 在彻底断开两侧地的前提下把信号以可预期的延迟与误码率传过去;耐压决定能不能用,CMTI 与传播延迟决定好不好用,默认输出态决定上电瞬间安不安全。
这份文档解决什么
本文面向所有需要切断地环路、跨越高压域或满足安全绝缘的数字接口:工业 PLC 与 IO 模块、电机驱动与逆变器、开关电源与 UPS、光伏与储能、医疗电子、充电桩与 BMS、车载与轨交、仪器仪表。
内容按「系统边界 → 应用与方案 → 工作原理 → 外围电路 → 元件取值 → 功耗与时序预算 → Layout/EMC → 可靠性 → 调试 → 软件调试 → 故障速查 → 量产 → 核查清单」组织。
与系列文档的关系:光电隔离方案参见《光耦电路设计指南》;隔离侧的模拟采集参见《隔离放大器电路设计指南》与《ADC模数转换器电路设计指南》。
1. 先看清系统边界:隔离器传的是信号,不传能量
数字隔离器传递的是逻辑电平信号,不传递能量,也不传递地电位。它的核心价值是把两个地电位差很大的电路域在电气上彻底断开,同时让信号无损穿过去。
1.1 器件本质:把信号调制到可以穿越隔离栅的载体上
数字隔离器内部由发送侧编码调制 + 隔离栅 + 接收侧解调整形三部分组成:发送侧把输入的逻辑电平编码成高频载波或窄脉冲,通过隔离栅耦合过去,接收侧解调并还原成逻辑电平。隔离栅两侧没有电气连接,两侧各自有独立的电源与地(VDD1/GND1 与 VDD2/GND2)。
1.2 主流隔离技术的边界
| 技术 | 耦合机理 | 优势 | 关注点 |
|---|---|---|---|
| 电容耦合 | 高频信号穿越 SiO₂ 介质电容 | 速率高、功耗低、集成度高 | 对共模瞬变敏感,看 CMTI |
| 磁耦合 | 片上微型变压器 | CMTI 高、抗扰好 | 对外部磁场与 Layout 更敏感 |
| 巨磁阻耦合 | GMR 电阻感应磁场 | 寿命长、抗扰好 | 速率与成本限制 |
| 光电耦合 | LED + 光敏器件 | 成本低、成熟 | 见《光耦电路设计指南》,速度受限 |
1.3 动手前定死的四个输入
| 输入条件 | 为什么重要 | 没定死的后果 |
|---|---|---|
| 系统绝缘等级与工作电压 | 决定 VIORM / VISO 与爬电距离 | 认证过不了或绝缘失效 |
| 接口类型与数据速率 | 决定传播延迟上限与通道数 | 高速接口跑不起来 |
| 通道数与方向 | 决定封装与成本 | 改板重做 |
| 共模瞬变环境 | 决定 CMTI 要求 | 现场间歇性误码 |
先按「系统绝缘等级 + 接口速率」两条线收敛选型:绝缘等级决定能不能用,速率与延迟决定好不好用。不要先在便宜的通用型号里挑,再回头补认证要求——那条路基本都要改板。
2. 目标应用产品与方案优势
凡是需要切断地环路、跨越高压域、或满足安全绝缘的数字接口,都需要数字隔离器。
2.1 主要应用产品
| 终端产品 | 隔离目的 | 本器件承担的角色 | 选型抓手 |
|---|---|---|---|
| 工业 PLC / IO 模块 | 现场侧与逻辑侧隔离 | 数字 IO 与总线隔离 | 耐压、CMTI、通道数 |
| 电机驱动与逆变器 | 高压功率级与控制侧隔离 | PWM、故障回传与采样同步 | 传播延迟、CMTI |
| 开关电源与 UPS | 原边与副边隔离 | 反馈与通信链路隔离 | 延迟、可靠性 |
| 光伏与储能 | 高压电池侧通信 | SPI / CAN 隔离 | 耐压、寿命 |
| 医疗电子 | 患者侧安全隔离 | 低漏电高可靠隔离 | 认证等级、爬电 |
| 充电桩与 BMS | 高压包与主控制器隔离 | 菊花链 / SPI 隔离 | 耐压、通道数 |
2.2 方案优势
| 优势 | 机理 | 给产品带来的价值 |
|---|---|---|
| 彻底切断地环路 | 两侧无电气连接 | 消除地电位差引起的误码与损坏 |
| 集成度高 | 多通道单封装 | 比分立光耦方案省面积 |
| 速率高 | 调制载波穿越栅 | 支持高速 SPI 与菊花链 |
| 寿命稳定 | 无 LED 光衰问题 | 长期特性不随时间明显退化 |
2.3 场景适配与选型边界
把「隔离耐压」当成唯一指标是最常见的坑:耐压达标的器件如果 CMTI 不足,在电机驱动这类共模跳变剧烈的场景里照样会间歇性误码;反过来,高速低延迟的器件如果绝缘等级不够,则根本不能用于安全隔离场合。另一个坑是忽略默认输出态——上电与掉电瞬间输出若为高电平,会让后级功率级误开通。
数字隔离器的价值 = 在彻底断开两侧地的前提下,把信号以可预期的延迟与误码率传过去;耐压决定能不能用,CMTI 与传播延迟决定好不好用。
3. 工作原理与关键指标
四个指标决定能不能用:隔离耐压、CMTI、传播延迟、默认输出态。
3.1 关键参数一览
| 参数 | 含义 | 影响 |
|---|---|---|
| VIORM | 最大重复工作电压 | 长期可靠工作的电压上限 |
| VISO / VISO(1 min) | 隔离耐压(短时) | 决定能否通过安规测试 |
| VIOTM / VIOSM | 瞬态过压 / 浪涌耐压 | 决定抗浪涌能力 |
| 数据速率 | 支持的最大信号速率 | 决定能跑什么接口 |
| tPLH / tPHL | 上升 / 下降传播延迟 | 决定时序预算占用 |
| PWD | 脉宽失真 |tPLH − tPHL| | 决定最小可传脉宽 |
| 通道间偏斜 | 通道之间延迟差 | 并行总线与同步接口的关键 |
| CMTI | 共模瞬变抗扰度 | 决定强干扰下是否误码 |
3.2 传播延迟与时序预算
信号穿过隔离栅必然带来传播延迟,这一点无法回避,工程上要做的是把它算进整条链路的时序预算。延迟本身只是相位偏移,通常不致命;真正致命的是脉宽失真(PWD)与通道间偏斜——前者会压缩最小脉宽,后者会破坏并行/同步接口的建立保持窗口。
3.3 CMTI 与默认输出态
CMTI 描述隔离栅在两侧地电位发生高速跳变时,输出仍能保持正确逻辑的能力,单位是 kV/µs。在逆变器、电机驱动这类场景中,功率级开关会让两侧地电位以数十 kV/µs 跳变,CMTI 不足的器件会直接输出错误电平或振荡。默认输出态则描述输入侧未上电、掉电或输入悬空时输出侧的电平,必须按失效安全方向选择。
4. 关键外围电路的设计要点
外围三件套:两侧独立电源与去耦、信号线端接与走线、默认输出态配置。
4.1 两侧电源与去耦
| 考量 | 要求 | 原因 |
|---|---|---|
| 两侧独立供电 | VDD1 与 VDD2 必须来自不同电源域 | 两侧共地等于隔离失效 |
| 去耦电容 | 每侧 VDD 到各自 GND 紧贴放置 0.1 µF | 隔离器内部调制需要干净电源 |
| 上电顺序 | 按 datasheet 确认是否允许单侧先上电 | 部分器件单侧上电时输出不确定 |
| 电源纹波 | 按 datasheet 控制在允许范围内 | 纹波会直接调制到输出上 |
4.2 信号线与端接
- 串联端接:高速信号在驱动端串 22~50 Ω,抑制反射与过冲。
- 走线等长:同一接口的多个通道(如 SPI 的 SCLK/MOSI/MISO)尽量等长,把通道间偏斜的外部贡献压到最小。
- 输入不得悬空:未使用的通道输入必须接到确定电平(上拉或下拉),悬空输入会让输出振荡并额外增加功耗。
- 输出侧负载:确认输出驱动能力满足后级输入电容与扇出要求。
4.3 使能脚与默认输出态配置
- 使能脚(EN):若器件带使能脚,必须接到确定电平,不能悬空。
- 默认态选择:按后级失效安全方向选高电平默认或低电平默认型号。
- 驱动功率级时:默认态必须让功率级处于关断方向,即掉电时输出为低(若后级为高有效使能则需反相)。
- 上拉/下拉位置:默认态相关电阻放在输出侧,靠近隔离器引脚。
隔离器内部两侧是两套独立电路,每一侧都要有自己的去耦电容,且电容必须回到本侧的地。把去耦电容跨接在两侧之间,或只给一侧加电容,是最常见的低级错误——表现为通信正常但偶发丢帧,排查时极易误判为软件问题。