eMMC 电路设计指南

BGA 封装与扇出 · VCC/VCCQ 双电源 · 1/4/8-bit 总线 · HS200/HS400 提速与 Tuning · 分区与启动 · 休眠与掉电通知 ｜ 编制日期 2026-09-23 ｜ 版本号 Rev 1.0

本指南面向嵌入式硬件工程师与驱动工程师，覆盖 eMMC（embedded MultiMediaCard，JDEC JESD84 / eMMC 5.1） 从器件选型、原理图设计、电源与时序、PCB Layout、ESD 与可靠性、焊接生产到故障排查的完整链路，并给出可直接落地的参数与检查清单。

同系列文档

阅读建议

• 硬件原理图阶段：重点看 §1、§4、§5。
• PCB Layout 阶段：重点看 §7（BGA 0.5 mm pitch 扇出与等长是本项目成败关键）。
• 驱动 / Bring-up 阶段：重点看 §2、§3、§6。
• 量产与维护阶段：重点看 §8、§9、§10。

1 · eMMC 器件基础

eMMC 不是一颗裸 NAND，而是「NAND 阵列 + 控制器 + FTL + 寄存器接口」的完整子系统。它对外只暴露一组 MMC 总线，主机无需关心坏块、ECC、磨损均衡，代价是必须使用专用 eMMC 控制器并接受 BGA 封装。

1.1 定位与选型对比

下面把 eMMC 与同系列其他四类存储放在同一张表里横向对比。选型时的第一性问题通常是：主控有没有 eMMC 控制器与PCB 能不能承受 BGA + 6 层以上。

1.2 常见封装与引脚

eMMC 采用 BGA 封装，球的排列遵循「外圈走信号、内层走电源与地」的通用规律，但具体到每个球的定义，不同厂商、不同容量、不同版本可能完全不同，必须以所选型号的 datasheet 为准。

1.3 信号定义

eMMC 是点对点（point-to-point）连接：一组 CLK/CMD/DAT 总线上只能挂一颗 eMMC，不支持多设备并联共用总线（这与 SD 卡的多卡总线不同）。总线上所有信号都参考 VCCQ。

1.4 关键电气参数

2 · 接口与工作模式

eMMC 的速率由「总线宽度」与「HS_TIMING 档位」两个维度共同决定。上电后器件默认处于 1-bit + Legacy 的低速状态，必须由主机通过 CMD6 主动切换才能提速。

2.1 总线宽度 1 / 4 / 8-bit

2.2 速率档位

2.3 初始化与提速完整流程

上电后器件处于未知状态，主机必须按固定顺序完成复位、识别、读取 EXT_CSD，再按需提速。下图给出完整流程。

2.3.1 命令序列参考

// ---- 1) 上电与虚拟时钟 ----
VCC / VCCQ 上电并稳定
delay_ms(5);                       // 规格要求 ≥1 ms，建议 5 ms
clk_set(400 kHz);                  // 识别模式 ≤400 kHz
send_dummy_clocks(80);             // ≥74 个 dummy clock

// ---- 2) 复位与识别 ----
CMD0  arg = 0x00000000             // GO_IDLE_STATE，进入 Idle（0xF0F0F0F0 是 GO_PRE_IDLE_STATE，用于复位后重引导 boot）
do {
    CMD1 arg = 0x40FF8080;         // 0x40FF8000 | sector mode(0x40000000) | OCR
    r = resp_r3();                 // OCR 寄存器，bit31 = busy/power-up status
} while ((r & 0x80000000) == 0 && !timeout(1s));
CMD2  ALL_SEND_CID                 // 读 128 bit CID
CMD3  SET_RELATIVE_ADDR            // 分配 RCA，常用 0x0001
CMD7  SELECT_CARD  arg = RCA<<16   // 进入 Transfer 态（Standby → Transfer）

// ---- 3) 读能力 ----
CMD8  SEND_EXT_CSD                 // 读 512 B；注意用 ADTC + 数据块读
device_type = ext_csd[196];        // bit4=HS200_1.8V  bit6=HS400_1.8V ...
sec_count   = ext_csd[212..215];   // SEC_COUNT × 512 B
rev         = ext_csd[192];        // eMMC 版本

// ---- 4) 提速（以 HS400 为例）----
pmic_set_vccq(1.8 V);              // 硬件动作，等电源稳定 ≥1 ms
CMD6  arg = (3<<24)|(183<<16)|(2<<8)   // Access=Write Byte, Index=183, Value=2 (8-bit SDR)
CMD6  arg = (3<<24)|(185<<16)|(1<<8)   // HS_TIMING = 1，先到 High Speed 52 MHz
clk_set(52 MHz);
CMD6  arg = (3<<24)|(185<<16)|(2<<8)   // HS_TIMING = 2，HS200
clk_set(200 MHz);
tuning();                          // CMD21 SEND_TUNING_BLOCK，或主控自动 tuning
CMD6  arg = (3<<24)|(183<<16)|(6<<8)   // BUS_WIDTH = 6，8-bit DDR
CMD6  arg = (3<<24)|(185<<16)|(3<<8)   // HS_TIMING = 3，HS400；ES 则为 4
clk_set(200 MHz, DDR);              // 主控侧切 DDR 采样，DS 生效
verify_read_write();                // 失败则按 HS200 → HS → Legacy 逐级回退

2.3.2 EXT_CSD 关键字段速查

3 · 分区与启动

eMMC 内部被划分为若干硬件分区，主机任何时刻只访问其中一个，通过 EXT_CSD[179] 的 PARTITION_ACCESS 位切换。理解这套映射是做启动、OTA 与安全存储的前提。

3.1 内部分区映射

3.2 PARTITION_CONFIG 配置

EXT_CSD[179] PARTITION_CONFIG 是一个字节，三组分担不同职责：

写 boot 镜像的标准流程

// 1) 切换到 Boot1 分区
CMD6 SWITCH  [179] PARTITION_CONFIG = (BOOT_ACK<<6) | (1<<3) | BOOT_EN
//    bit3~5 = 1  → 当前访问 Boot Area Partition 1

// 2) 擦除并写入镜像
CMD35 ERASE_GROUP_START / CMD36 ERASE_GROUP_END / CMD38 ERASE
CMD25 WRITE_MULTIPLE_BLOCK  <bootloader.img>
CMD12 STOP_TRANSMISSION

// 3) 配置启动源（下次上电从 Boot1 启动）
CMD6 SWITCH  [179] = (0<<6) | (0<<3) | 1
//    bit0~2 = 1  → BOOT_PARTITION_ENABLE = Boot 1
//    bit3~5 = 0  → 当前访问切回 User Data Area

// 4) 断电重启验证（部分器件需完整上下电才生效）
power_cycle(); verify_boot();

3.3 Boot 启动流程

1. 上电：VCC / VCCQ 达到门限，器件内部完成初始化（典型几十 ms 内）。
2. 主机拉低 CMD：主机在上电后把 CMD 线保持低电平 ≥74 个时钟周期（部分平台为 1 s 内），向器件发出 Boot 请求。若不拉低，器件进入普通识别流程。
3. 器件响应：器件识别到 Boot 请求后，按 BOOT_PARTITION_ENABLE 指定的分区，以固定低速（通常为 1-bit 或 4-bit SDR、低速时钟）连续输出数据。
4. Boot Acknowledge（可选）：若 BOOT_ACK = 1，器件先发送 Acknowledge 图案再输出数据。
5. 主机接收：主机按协议接收固定长度（常见 128 KB × N）的数据块，完成后拉高 CMD 结束 Boot 模式。
6. 进入常规识别：Boot 结束后器件回到 Idle，主机按 §2.3 流程发 CMD0/CMD1/… 重新初始化。

4 · 电源设计

eMMC 需要 VCC（核心 / NAND）与 VCCQ（IO / 控制器）两路电源。绝大多数「莫名其妙识别失败 / 高速不稳定」的问题，最后都追到这两路的电压、顺序、纹波或去耦上。

4.1 VCC / VCCQ 双电源与去耦

去耦与布局要点

• VCC：10 µF（bulk）+ 0.1 µF × 2，尽量靠近 VCC 球；bulk 可用 22 µF 以保证峰值电流下的电压稳定。
• VCCQ：每个 VCCQ 球配 0.1 µF，外加 4.7 ~ 10 µF bulk。VCCQ 是 IO 电源，HS400 下 200 MHz 边沿对它的纹波最敏感。
• 去耦电容放在 BGA 背面（bottom side）靠近电源球的位置，地过孔紧邻电容地焊盘，回路面积最小化。
• 电容优先 X5R / X7R 0402 或 0201，注意直流偏压下的容量衰减（1.8 V / 3.3 V 偏置会显著降容，选型时留出余量）。
• 电源纹波建议控制在 50 mV_p-p 以内，VCCQ 尤其严格。

4.2 上电与断电时序

上电流程

1. VCC 先建立（或与 VCCQ 同时），VCCQ 随后建立；全程保证 VCCQ ≤ VCC。
2. 两路电源稳定后，等待 ≥1 ms（建议 5 ms）。
3. 在 CLK ≤ 400 kHz 下发送 ≥74 个 dummy clock，让器件内部完成复位与状态机同步。
4. 进入 §2.3 的识别与提速流程。

断电流程（推荐）

// 1) 停止传输并落盘
CMD12 STOP_TRANSMISSION
poll CMD13 / DAT0 直到非忙
fs_sync();                          // 文件系统同步

// 2) 通知器件即将断电（eMMC 特有优势）
CMD34 POWER_OFF_SHORT  /  CMD35 POWER_OFF_LONG
poll 直到器件返回 Ready（器件完成内部整理）

// 3) 停时钟并把 IO 拉到确定电平
clk_gate();
set_io_as_gpio_output_low();        // CLK/CMD/DAT/DS/RST_n 全部输出低

// 4) 关断 VCC 负载开关
load_switch_off(VCC);
delay_ms(...);                       // 等 VCC / VCCQ 均 < 100 mV 且保持 ≥1 ms 后再允许上电

4.3 上拉与源端串阻

4.4 低功耗三档

eMMC 提供了三档功耗状态，覆盖从「短暂空闲」到「彻底断电」的全部场景。其中 Sleep/Awake（CMD5） 与 Power Off Notification（CMD6 写 EXT_CSD[34]；eMMC 无独立的掉电通知命令） 是 eMMC 相对 SD NAND 的关键优势。