0. 目的与范围

本规范约束 eMCP 器件（eMMC + LPDDR 合封）在固件与底层驱动中的软件行为： 启动链路分工、两侧初始化序列、训练流程与判据、电源与复位协同、读写规范、掉电保护、休眠唤醒、热管理与寿命监控。 凡本文与器件 datasheet 或 SoC BootROM 手册冲突，以器件 datasheet 与 SoC 手册为准。

• 统一启动链路：固化「BootROM → eMMC 取 SPL → SPL 初始化 LPDDR → 加载 bootloader / OS」这条不可颠倒的顺序，并给出每一跳的检查点与超时。
• 统一两侧初始化：eMMC 侧走标准 CMD 序列 + EXT_CSD 配置；LPDDR 侧走电源 → 时钟 → 解复位 → MRW → ZQ → 训练的流水线。
• 统一电源与复位语义：明确五路电源的归属、软件可观测性与可控制点，禁止用一根复位线同时复位两侧。
• 统一掉电与休眠协议：给出写窗口、提交协议、flush 顺序与自刷新进出序列。
• 统一热与健康管理：给出温度采样点、分级温控动作、寿命字段阈值与巡检周期。

一句话结论：eMCP 的软件难点不在「怎么读写」，而在「两颗异质器件怎么协同」 —— 封装内一侧是要 CMD CMD1 轮询、忙态可达百毫秒以上的存储，另一侧是要 tINIT 等待、 ZQ 校准、多级训练之后才敢跑的内存。 没取到 SPL 就先初始化 DRAM，会卡在只有 SRAM 可跑的状态里；DRAM 没训练通过就切高主频，会在高低温随机崩； eMMC 没 flush 就进自刷新会让未落盘的数据永远丢失。

文档使用说明

• 本文是《eMCP 电路设计指南》的软件配套篇：硬件篇解决「五路电源怎么上、0.5 mm 球怎么扇、热量怎么散」，本文解决「驱动怎么写、序列怎么排、训练怎么验、异常怎么救」。
• 命令码、EXT_CSD 偏移、时序值取自 JESD84-B51（eMMC 5.1） 与 JESD209-4C（LPDDR4/4X）；不同厂商 / 不同世代器件（尤其是 LPDDR3 与 LPDDR4X）差异很大，移植前必须逐条核对 datasheet。
• 文中 C 代码为协议骨架伪代码，用于表达流程、判据与超时预算，而非某平台上可直接编译的完整实现；mmc_send_cmd()、dwc_ddrphy_*、pmic_set_voltage()、now_ms() 等均为平台相关底层。
• 凡标注 硬性 的条款为不可协商项；标注 建议 的条款可按项目剪裁，但剪裁结果必须写入项目《Bring-up 记录》。

1 · 器件定位与双总线架构

eMCP 把「一颗完整 eMMC（NAND 阵列 + 控制器 + 片内 FTL）」和「一颗低功耗 DRAM」封进同一个 BGA。 它对外暴露的是两套互不相干的总线、五路电源和两组复位。软件的第一要务，是把这两套东西当作 两个独立器件各写一套驱动，再在上面加一层协调层，而不是试图找一个「统一设备模型」。

1.1 器件定位与关键参数

1.2 合封内部结构与对外接口

封装内的两颗 die 没有任何内部互联总线：eMMC 不知道 DRAM 的存在，DRAM 也不知道旁边有颗 NAND。 它们只共享三样东西 —— 封装基板、接地（VSS）与工作环境温度。由此直接推出三条软件结论：

1.3 两套总线的地址空间差异

同一份 SoC 地址映射表里，这两块资源的语义完全不同。软件最容易犯的错误，是把内存的用法搬到存储上、或反过来。

1.4 相对分立方案的关键差异（移植必读）

从「分立式 eMMC + 分立式 DRAM」移植过来的项目，下面几项是必然会变的，其余基本可以按原驱动直接复用。

2 · 术语与缩写

2.1 接口与协议术语

2.2 本文书写约定

• 数值中的 k / M / G 按器件惯例：eMMC 容量用十进制（GB），DRAM 容量用二进制位宽（Gb / GB）。
• 命令一律写成 CMDn 形式，扩展区的写入统一写作 CMD6(ACCESS=WRITE_BYTE, index=..., value=...)。
• 时间参数统一按 tXXX 引用 JEDEC 原文；本规范只给出「谁更大」「谁必须先满足」的关系，具体数值以 datasheet 为准。
• “存储侧”“eMMC 侧”指 eMMC die；“内存侧”“DRAM 侧”指 LPDDR die；两者合称「两侧」。

3 · 软件分层与冷启动链路

eMCP 的启动有一个物理上不可颠倒的顺序，它直接决定了电源时序与软件框架的分层： BootROM 只能用片内 SRAM，必须先把 SPL 从 eMMC 读出来，才有代码去初始化 DRAM。

3.1 分层职责

3.2 冷启动全链路

1. 电源编排：SPL / PMU 固件按 §6.2 的顺序开放五路电源，实测每路达到目标值且保持稳定后才继续。
2. BootROM 取 SPL：SoC 固件驱动 MMC 总线（≤ 400 kHz），从 Boot 分区读取 SPL 到片内 SRAM，验证签名/CRC 后跳转。
3. SPL 补齐时钟与引脚：配置 DRAM PHY 相关 IO、PLL，使能 DRAM 侧时钟。
4. DRAM 初始化与训练：按 §5 的流水线走完 ZQ、CA、Write Leveling、DQS Gate、读写训练，做一次全内存回校。
5. 切换到 DRAM 栈运行：设置堆栈与重定位，跳到 bootloader。
6. eMMC 提速：bootloader 阶段读 EXT_CSD、切 8 bit、切 HS200 并 tuning，必要时再进 HS400。
7. 分区与分区选择：读取分区表 / A/B 槽位元数据，选择有效槽位。
8. 加载内核并移交：把设备树 / 内存布局 / 训练参数摘要通过约定方式交给内核。

3.3 Bring-up 阶段判据与降级

4 · eMMC 侧初始化

eMMC 侧的行为完全由 JEDEC 定义，主机能做的裁量不多：照标准序列走、把 EXT_CSD 读全、把该配的配上。 真正的差异体现在失败时的降级策略和稳态之外的掉电处理。

4.1 标准命令序列

1. CMD0（GO_IDLE_STATE）：复位到 Idle。硬件复位使能时也可走 RST_n 信号。
2. CMD1（SEND_OP_COND）：带工作电压条件轮询，直到 busy bit 置位表示 ready。轮询间隔 10 ms 级，总额度建议 ≥ 1 s。
3. CMD2（ALL_SEND_CID）：读 128 bit CID（厂商、产品名、版本、序列号）。
4. CMD3（SET_RELATIVE_ADDR）：分配 RCA，进入 Standby。
5. CMD9（SEND_CSD）：读 CSD，得到容量、擦除组大小等关键参数。
6. CMD7（SELECT_CARD）：选中器件进入 Transfer 状态 —— 之后才允许数据命令。
7. CMD8（SEND_EXT_CSD）：读 512 B EXT_CSD，这是后续所有配置的依据。
8. CMD6 配置：总线宽度（BUS_WIDTH[183]）、高速时序（HS_TIMING[185]）、分区（PARTITION_CONFIG[179]）等。
9. 提速 + tuning：HS200 / HS400 模式下执行 tuning 流程，并回读校验。

/* eMMC 初始化骨架（协议示意，非平台实现） */
int emmc_init(host_t *h)
{
    mmc_send_cmd(h, CMD0, 0, 0);                       /* 进 Idle */
    uint32_t ocr = OCR_VDD_27_36 | OCR_ACCESS_MODE_HS; /* 按板卡供电别写死 */
    for (int i = 0; i < 100; i++) {
        uint32_t r3 = mmc_send_cmd(h, CMD1, ocr, /* busy check */ 1);
        if (r3 & OCR_BUSY) break;                     /* ready */
        mdelay(10);
        if (i == 99) return -ETIMEDOUT;               /* 超时必须上报 */
    }
    cid = mmc_send_cmd(h, CMD2, 0, 0);
    rca = mmc_send_cmd(h, CMD3, 1, 0) >> 16;
    csd = mmc_send_cmd(h, CMD9, rca << 16, 0);
    mmc_send_cmd(h, CMD7, rca << 16, 0);               /* 选中 */
    ext_csd = mmc_read_ext_csd(h);                     /* CMD8 + 数据块 */
    return emmc_apply_config(h, ext_csd);              /* CMD6 系列 */
}

4.2 EXT_CSD 必读字段

4.3 总线宽度与速率模式

4.4 分区、Boot 与 RPMB

4.5 初始化失败与降级路径