0 · 文档说明

适用范围

• 本文针对 DDR4 SDRAM（JEDEC JESD79-4）的硬件电路设计，覆盖速率等级 DDR4-1600 ~ DDR4-3200，颗粒容量 2 Gb ~ 16 Gb，位宽 x4 / x8 / x16。
• 覆盖三种落地形态：板载颗粒（down device，直接焊接 FBGA）、内存条插槽（288 pin UDIMM/RDIMM/LRDIMM、260 pin SODIMM）、以及 3DS 堆叠封装（2H/4H/8H）。
• 内容包含：DDR3/DDR4/DDR5 差异、封装球位、电气参数、接口与模式寄存器、三轨电源与时序、典型原理图、Bank Group 与训练机制、PCB Layout、SI 与 ODT、ESD 与可靠性、焊接生产、故障排查与检查清单。
• 不含：控制器 IP 寄存器全表、内存控制器微架构、具体厂商模式寄存器保留位。所有位段、时序数值一律以目标颗粒 datasheet 与主控 DDR 控制器设计指南为准。

本系列其他文档

1 · 器件基础

1.1 DDR3 / DDR4 / DDR5 关键规格对比

1.2 封装与球位定义

DDR4 颗粒沿用 0.8 mm 球距的 FBGA 封装：x4 / x8 为 78 球，x16 为 96 球。封装外形常见 9 mm × 10.5 mm（78 球）与 9 mm × 14 mm（96 球），具体以 datasheet 的 package outline 为准，Layout 前必须下载对应型号的封装库与推荐焊盘（NSMD Ø0.35~0.40 mm）。

球位分区的工程含义

1.3 关键电气参数

典型工作电流（单颗 8 Gb x8，DDR4-2400，示例值）

上表为量级参考，用于电源芯片选型与 PDN 目标阻抗估算；精确值必须取自目标型号 datasheet 的 IDD Specification 表，并按最坏温度、最坏速率等级取上限。

2 · 接口与协议

DDR4 的命令编码相对 DDR3 发生了结构性变化：RAS# / CAS# / WE# 与地址位 A16 / A15 / A14 复用，由 ACT# 引脚区分；同时新增 BG0~BG1（bank group）、PAR（命令地址奇偶校验输入）、ALERT#（开漏错误上报）、TEN（连通性测试使能）。硬件设计的第一件事是把这些信号全部连对，尤其是常常被漏掉的 PAR、ALERT#、TEN、VPP、ZQ。

2.1 信号定义全表

2.2 8n 预取与 Bank Group

表中 tCCD_S / tCCD_L 为典型工程取值；不同厂商、不同密度会有差异，请以目标 datasheet 的 speed bin 表为准。

2.3 命令真值表

DDR4 命令由 CS#、ACT#、RAS#/A16、CAS#/A15、WE#/A14 共同编码。关键规则：ACT# = 0 时，三个引脚为 RAS#/CAS#/WE#；ACT# = 1 时，它们被解释为地址位 A16/A15/A14。

命令编码的硬件含义（对 Layout 的直接影响）

• ACT# 与 RAS#/CAS#/WE#、A14/A15/A16 属于同一命令组，必须与地址/命令信号同组等长、同层、同 Fly-by 顺序，否则 ACT# 与地址位的相对偏移会直接造成命令译码错误。
• 由于 A14/A15/A16 与命令复用，地址组等长公差必须按命令时序（而非宽松的地址建立时间）来约束，通常整组 ≤ ±25 mil 到 CK。
• CS# 上升/下降沿同样是命令译码的一部分，CS# 必须与 CK 保持严格的建立保持关系，且在多 rank 时每 rank 独立等长。

2.4 模式寄存器 MR0 ~ MR6

模式寄存器通过 MRS 命令写入，BG/BA 选择寄存器编号，地址位承载配置值。以下为硬件工程师必须理解并与固件/控制器对齐的字段；位段编号以 JEDEC 通用定义给出，保留位与厂商自定义位以目标 datasheet 为准。

MR0 — 突发长度、CAS 延迟、DLL 复位

MR1 — DLL 使能、驱动强度、Rtt_Nom、附加延迟、Write Leveling

MR2 — CAS 写延迟 CWL、Rtt_WR（动态 ODT）、自刷新温度范围

MR3 — MPR、Gear-down 模式、刷新粒度

MR4 — 前导、最大掉电、3DS 的 CS-to-CA 延迟

MR5 — Rtt_Park、CA 奇偶校验、DM / DBI

MR6 — VREFDQ 片内训练值

MRS 配置序列示例（寄存器级伪代码）

// ---------- DDR4-2400, 8Gb x8, 板载 2 rank, 64 bit 总线 ----------
// 说明：以下为工程示例，地址/位段编码以目标 datasheet 为准

// 1) 复位释放后先发 DLL 复位
MRS( MR = 0,  value = 0x0A10 | (CL_Encode(16) << 4) | (1 << 8) );  // MR0: BL8 OTF + DLL reset
wait( tDLLK = 512 nCK );                       // DLL 锁定等待

// 2) MR1: DLL 使能 + 驱动强度 40 Ω + Rtt_Nom = 60 Ω(RZQ/4) + WL 关闭
MRS( MR = 1,  value = (1 << 0)                // DLL enable
                | (0b10 << 1)                 // DIC = RZQ/6 = 40 Ω
                | (0b100 << 8)                // Rtt_Nom = RZQ/4 = 60 Ω
                | (0 << 7) );                 // Write leveling = off

// 3) MR2: CWL = 14, ASR = 1, Rtt_WR = 120 Ω(RZQ/2), 写 CRC 使能
MRS( MR = 2,  value = (CWL_Encode(14) << 3)
                | (1 << 6)                    // ASR = auto self-refresh
                | (0b01 << 8)                 // Rtt_WR = RZQ/2 = 120 Ω
                | (1 << 12) );                // write CRC enable (位段以 datasheet 为准)

// 4) MR3: MPR page0 + gear-down 关闭 + 1x 刷新
MRS( MR = 3,  value = (0b00 << 0) | (0 << 2) | (0 << 3) );

// 5) MR4: 读/写前导 1 tCK, CS-to-CA latency = 0 (非 3DS)
MRS( MR = 4,  value = 0x0000 );

// 6) MR5: Rtt_Park = 240 Ω(RZQ/1), DM 使能, DBI 关闭, CA parity 关闭
MRS( MR = 5,  value = (0b001 << 6)            // Rtt_Park = RZQ/1 = 240 Ω
                | (1 << 10) );                // DM enable

// 7) MR6: VREFDQ 先给默认中点, 训练阶段再扫描
MRS( MR = 6,  value = (0 << 7) | (0x20 << 0) );  // Range1, code 0x20, training on
wait( tMRD = 8 nCK );  wait( tMOD = max(24 nCK, 15 ns) ) 之间插 NOP;

2.5 突发长度、CRC 与命令地址奇偶校验

2.6 带宽计算

理论峰值带宽 (GB/s) = 数据速率(MT/s) × 总线位宽(bit) / 8 / 1000

64 bit 单通道:
  DDR4-1600 : 1600 × 64 / 8 = 12800 MB/s = 12.8 GB/s   (PC4-12800)
  DDR4-2133 : 2133 × 64 / 8 = 17064 MB/s = 17.0 GB/s   (PC4-17000)
  DDR4-2400 : 2400 × 64 / 8 = 19200 MB/s = 19.2 GB/s   (PC4-19200)
  DDR4-2666 : 2666 × 64 / 8 = 21328 MB/s = 21.3 GB/s   (PC4-21300)
  DDR4-2933 : 2933 × 64 / 8 = 23464 MB/s = 23.4 GB/s   (PC4-23400)
  DDR4-3200 : 3200 × 64 / 8 = 25600 MB/s = 25.6 GB/s   (PC4-25600)

32 bit（单片 x16 ×2 或单片 x16 32bit）: 峰值减半 → DDR4-3200 = 12.8 GB/s
双通道 64 bit ×2                      : DDR4-3200 = 51.2 GB/s

有效带宽估算:
  有效带宽 ≈ 峰值 × 效率系数 × (1 − 刷新开销 − 读写切换开销)

刷新开销 = tRFC / tREFI
  8 Gb  @ 85 °C 以下: 350 ns / 7800 ns = 4.5%
  8 Gb  @ 85~95 °C   : 350 ns / 3900 ns = 9.0%
  16 Gb @ 85 °C 以下: 550 ns / 7800 ns = 7.1%

效率系数经验值:
  纯顺序流式访问（跨 bank group 交错）: 0.85 ~ 0.92
  常规应用（随机 + 顺序混合）        : 0.60 ~ 0.75
  随机小颗粒访问（行命中率低）        : 0.35 ~ 0.55
  读写频繁切换（每 64 B 切换一次）    : 再打 0.85 ~ 0.95

示例: DDR4-3200 64 bit, 8 Gb 颗粒, 常温, 常规应用
  有效 ≈ 25.6 × 0.70 × (1 − 0.045) ≈ 17.1 GB/s

带宽设计的工程结论：与其把速率从 2666 提到 3200（+20% 峰值），不如优化访问模式让其跨 bank group 交错、减少读写切换、降低刷新占用，往往能拿到更大收益；同时 3200 对 PDN、Layout 与训练的要求陡增，成本与风险不成正比。

3 · 电源设计

DDR4 的电源是四轨：VDD（1.2 V，核心逻辑）、VDDQ（1.2 V，I/O）、VPP（2.5 V，字线升压）、VREFCA（0.6 V，命令地址参考）。与 DDR3 相比多了一条 VPP，且数据组的 VREFDQ 改为片内生成、数据组取消外部 VTT 端接——这两点是最容易沿用 DDR3 经验而出错的地方。

3.1 三轨电源与 POD12 电平

VREFCA 生成电路设计要求

• VREFCA 必须实时跟踪 VDDQ 的一半。用固定 LDO 输出 0.6 V 而不跟踪，会在 VDDQ 波动时引入共模误差；推荐做法：由 VDDQ 经 两颗 1 kΩ ±0.1%（≤ 25 ppm/°C）电阻分压，再经低失调运放/专用缓冲驱动。
• 缓冲输出必须稳定驱动容性负载：加 10 nF + 0.1 µF + 1 µF（并联）到地，并保证运放在该容性负载下不振荡（输出端串 1~2 Ω 隔离电阻）。
• VREFCA 走线：独立走线、两侧包地、线宽 ≥ 10 mil，长度尽量短（≤ 80 mm），不与 DQ/DQS/CK 相邻或平行。
• 每颗颗粒的 VREFCA 球旁放置 0.1 µF + 10 nF（0402）到地。
• 允许的 VREFCA 噪声（含 DC 误差 + 纹波 + 噪声）一般按 ≤ ±1% VDDQ（约 12 mV） 设计，纹波分量控制在 ≤ 5 mV rms。

3.2 上电与初始化时序

上电/初始化硬性顺序（逐条落实）

// ---------- DDR4 上电初始化序列（硬件时序约束） ----------
T0 : VPP 开始上升          // VPP 不得晚于 VDD
T1 : VDD 开始上升          // VDD 与 VDDQ 可同时
T2 : VDDQ 开始上升         // |VDD − VDDQ| ≤ 30 mV（稳态与瞬态均需满足）
     └─ 上电全过程 RESET# 必须保持 ≤ 0.2 × VDDQ，CKE 保持 ≤ 0.2 × VDDQ

T3 : 电源全部稳定（VDD/VDDQ 进入 1.14~1.26 V，VPP 进入 2.375~2.75 V）
     └─ RESET# 继续保持低电平  ≥ 200 µs          ← JEDEC 硬性要求
     └─ CKE 继续保持低电平

T4 : RESET# 释放（拉高）
     └─ CKE 仍保持低电平
     └─ 等待 ≥ 500 µs（部分器件按 datasheet 为 tINIT3/tINIT5，需核对）

T5 : CKE 拉高，等待 tXPR = max(5 nCK, tRFC + 10 ns)
     └─ 时钟 CK/CK# 必须在 CKE 拉高前已稳定（≥ 稳定 5 nCK 且抖动达标）

T6 : 发送 MRS 序列（相邻 MRS 间隔 ≥ tMRD = 8 nCK）
     MR3 → MR6 → MR5 → MR4 → MR2 → MR1 → MR0(DLL reset = 1)
     └─ 最后一条 MRS 之后等待 tMOD = max(24 nCK, 15 ns) 才能发非 MRS 命令

T7 : ZQCL（上电长校准），等待 tZQinit = 512 nCK
T8 : 等待 tDLLK = 512 nCK（DLL 锁定；低速/特殊模式可能 768 或 1024 nCK）

T9 : 训练（Training）
     a) Write Leveling      —— 每字节通道独立，补偿 Fly-by 的 CK→DQS 偏移
     b) DQS 门控训练        —— 确定读 DQS 前导窗口（配合 MR4[11] 读前导训练模式）
     c) Read Leveling       —— MPR 图案，扫描 DQS 延迟确定读数据眼中点
     d) Write Leveling 复检 —— 部分控制器在写 DQ 延迟确定后复扫
     e) VREFDQ 训练（1D）   —— 扫描 MR6，找到最大 VREF 裕量
     f) 2D Training         —— 延迟 × VREFDQ 二维扫描，取联合窗口中心
     g) （可选）CA 训练 / VREFCA 训练、读/写 DBI 训练

T10: 训练完成 → 清除训练模式位（MR1[7]=0、MR3[2]=0、MR4[11]=0、MR6[8]=0）
     → 进入正常工作，开始周期性刷新（tREFI）与 ZQCS（tZQCS = 64 nCK）

掉电与自刷新

3.3 去耦电容配置与 PDN 目标阻抗

PDN 目标阻抗计算

Z_target = (VDD × 允许纹波百分比) / ΔI_max

示例：4 片 8 Gb x8，DDR4-2400，连续写
  ΔI_max（动态电流跳变）≈ 0.6 A（VDD）+ 0.5 A（VDDQ）
  允许纹波 = ±3%（留 2% 给 DC 容差与器件差异，规格为 ±5%）
  Z_target(VDD)  = (1.2 V × 0.03) / 0.6 A = 60  mΩ
  Z_target(VDDQ) = (1.2 V × 0.03) / 0.5 A = 72  mΩ
  → 工程上取更严格者，统一按 ≤ 30~50 mΩ 设计整个 PDN（DC ~ 100 MHz）

频段划分与责任元件：
  DC ~ 100 kHz   : DCDC 环路响应 + 大容量 Bulk 电容
  100 kHz ~ 2 MHz: Bulk（100~220 µF）+ 中频陶瓷（10 µF）
  2 MHz ~ 30 MHz : 高频陶瓷（0.1 µF 0402，靠近 BGA）
  30 MHz ~ 200 MHz: 电源/地平面对电容（平面间距 ≤ 4 mil）+ 封装内电容
  > 200 MHz      : 由颗粒封装内去耦与片内电容承担，PCB 侧已难以改善

去耦电容配置表（以 4 片 x8 板载设计为例）

3.4 功耗估算与热设计

// ---------- 功耗估算示例：4 片 8 Gb x8，DDR4-2400，70% 写 + 30% 读 ----------
P_VDD   = VDD  × ΣIDD     = 1.2 V × (0.15 A × 4) = 0.72 W
P_VDDQ  = VDDQ × ΣIDDQ    = 1.2 V × (0.10 A × 4) = 0.48 W
P_VPP   = VPP  × ΣIPP     = 2.5 V × (0.003 A × 4)= 0.03 W
P_ODT   ≈ (VDDQ² / Rtt) × 线数 × 写占空比
        = (1.44 / 60 Ω) × 72 × 0.35 ≈ 0.60 W        // 端接功耗，常被忽略！
P_Refresh ≈ IDD5B × VDD × (tRFC / tREFI)
        = 0.2 A × 1.2 V × (350 ns / 7800 ns) × 4 片 ≈ 0.04 W
------------------------------------------------
P_total ≈ 1.87 W（4 片，约 0.47 W/片）

温升估算：
  θJA（FBGA-96，4 层板 + 底部散热过孔）≈ 30 ~ 40 °C/W
  ΔT = P_per_device × θJA = 0.47 W × 35 °C/W ≈ 16.5 °C
  环境温度 55 °C → TCASE ≈ 71.5 °C   → 接近 85 °C 的 2× 刷新阈值，需优化

降额策略：
  · TCASE > 85 °C：tREFI 由 7.8 µs 缩到 3.9 µs → 刷新功耗翻倍、带宽降 5%~9%
  · TCASE > 55 °C：建议每升高 10 °C 降一档速率（如 3200 → 2933 → 2666）
  · 改善手段：颗粒底部铺完整铜皮 + Ø0.3 mm 散热过孔阵列（间距 1.0~1.2 mm）
            导热垫（1.0~1.5 W/m·K）连到金属外壳或散热器
            避免颗粒正上方堆叠发热器件（PMIC、功率电感、CPU）

4 · 典型应用电路

DDR4 的硬件形态分两类：板载颗粒（down device）与 内存条模组（DIMM）。板载颗粒走线短、SI 好但不可更换；模组可更换、容量灵活但对主板 Layout 与 PDN 要求更高。以下四张原理图覆盖四种典型接法。

4.1 单片 x16（16 bit 总线）板载接法

逐网络说明表（单片 x16）

4.2 九片 x8 拼 72 bit（64 bit 数据 + 8 bit ECC）

DDR4 的 x8 颗粒每片提供 8 bit 数据。4 片 x8 只能拼出 32 bit；要得到 64 bit 数据总线需要 8 片 x8，若再带 ECC 则需额外 1 片，共 9 片 x8 = 72 bit。另一种更省面积的做法是用 4 片 x16 拼 64 bit（再加 1 片 x8 做 ECC，共 5 片）。

多片并联的关键设计规则

4.3 UDIMM / SODIMM 插槽接法

DDR4 模组接口：288 pin UDIMM / RDIMM / LRDIMM（台式机/服务器）、260 pin SODIMM（笔记本/嵌入式）。与 DDR3 的 240 pin 物理不兼容（防呆口位置不同）。

UDIMM / SODIMM 关键信号与电源表

4.4 RDIMM / LRDIMM 与 RCD 缓冲

当内存容量/槽位数增加时，C/A 与 CK 的 Fly-by 负载会超出驱动能力，此时需要在模组上增加寄存器时钟驱动器 RCD（Registering Clock Driver）：C/A 先到 RCD，由 RCD 重新驱动后再 Fly-by 到各 DRAM；RDIMM 只缓冲命令地址，LRDIMM 还额外在 DQ 通道上加入数据缓冲 DB（Data Buffer），进一步隔离数据总线负载。