SPI NAND Flash 电路设计指南

编制日期 2026-09-21 ｜ 版本号 Rev 1.0

页 / 块存储结构 · 内置 ECC 与坏块管理 · Standard / Dual / Quad / DTR · 掉电安全 · PCB Layout 与量产

0.1 适用范围

本指南面向使用 SPI NAND Flash（串行 NAND，1-bit / 2-bit / 4-bit SPI 接口，SLC 工艺为主）作为代码或数据存储的硬件与固件设计，覆盖器件选型、原理图设计、电源与低功耗、PCB Layout、可靠性与量产测试。

典型应用：IoT 终端、智能家电、可穿戴、工业 HMI、路由器与网关、摄像头模组、MCU 外部数据存储 / 日志 / OTA 备份区。

0.2 同系列文档

1 · 器件基础

选型先定接口与容量，再定封装与温度等级。SPI NAND 的核心价值是：用 8 个引脚换来 NOR 给不了的大容量与低成本。

1.1 器件定位与选型对比

1.2 常见封装与引脚定义

引脚功能说明

1.3 关键电气参数

1.4 与 SPI NOR 的核心差异

SPI NAND 与 SPI NOR 的 8 脚封装高度兼容，但两者是完全不同的器件。以下差异决定了整个软件栈的形态。

2 · 存储结构与访问模型

理解"阵列 → Cache → 总线"这条数据通路，是写对 SPI NAND 驱动的前提。

2.1 页 / 块 / plane / die 结构

层次概念

• Page（页）：编程与读出的最小单位，2048 B 数据区 + 64 B（部分型号 128 B）spare 区。
• Block（块）：擦除的最小单位，64 页 = 128 KB 数据区 + 4 KB spare。擦除时间 2 ~ 10 ms。
• Plane：若干块组成一个 plane，不同 plane 可并行操作（部分型号支持 multi-plane program / erase）。
• Die / LUN：一个独立的操作单元，有自己的状态寄存器；多 die 器件通过片内地址区分。
• Target / Device：一个 CS# 下的完整器件，可能包含 1 ~ 4 个 die。
• OTP 区：独立于主阵列的一次性可编程区域，常用于存放设备序列号、校准参数、密钥。通过 SET FEATURE 0xB0 进入与加锁，加锁后不可逆。

2.2 spare 区布局

spare 区（部分文档称 OOB / redundant area）由三部分占用，布局由厂商与软件栈共同决定：

2.3 Cache 读模型：为什么不能 XIP

SPI NAND 内部只有一个 Cache 寄存器（页缓冲），大小等于页大小（2048 B）。读操作必须分两步：

1. Page Read to Cache（0x13）：器件把目标页从 NAND 阵列整体搬进 Cache，耗时 tRD = 25 ~ 100 µs。期间 OIP = 1。
2. Read from Cache（0x03 / 0x0B / 0x3B / 0x6B）：从 Cache 中按列地址读出，可以任意长度、任意起始偏移、可分多次读。

3 · ECC 与坏块管理

这是 SPI NAND 与 NOR 在软件层面最大的工作量所在。硬件工程师虽不写 FTL，但必须理解其需求，才能在原理图与电源设计上留足余量。

3.1 内置 ECC 与外置 ECC

3.2 坏块标记与坏块表（BBT）

SPI NAND 出厂时即存在坏块（厂商允许一定比例），使用过程中还会产生新坏块。坏块不可修复，只能标记并替换。

• 标记位置：厂商在每个坏块的第 1 页和第 2 页的 spare 区首字节写入非 0xFF 值（多为 0x00）。双页冗余是为了防止第一页本身损坏。
• 识别方法：读该字节，非 0xFF 即为坏块。注意必须在 ECC 禁用或忽略 ECC 状态的前提下读原始值，否则可能被 ECC 纠正逻辑干扰。
• 建表时机：上电时扫描全盘建立 BBT。1 Gb 器件有 1024 个块，扫描耗时约 1024 × (tRD + 读 spare) ≈ 数十毫秒到数百毫秒。对启动时间敏感的系统，可把 BBT 固化到指定块，上电直接读取，只在校验失败时才全盘重扫。
• 运行期新增：出现 P_FAIL、E_FAIL 或 ECC 不可纠正错误时，立即把该块标记（写 spare 首字节非 0xFF，需要时先擦除）并加入 BBT，然后从备用块池取一块做替换映射。

3.3 磨损均衡与垃圾回收

• 磨损均衡（Wear Leveling）：把擦写次数摊到所有块上，避免日志区等热点块提前失效。SLC 典型 5 ~ 10 万次 P/E，若无均衡，反复写同一块可在数天内写穿。
• 垃圾回收（GC）：日志型文件系统写满后，需要把某块中的有效页搬到新块，再擦除旧块。GC 期间写入延迟会突然增大，实时性要求高的系统要预留时间预算。
• 预留空间（Over-Provisioning）：建议保留 5% ~ 10% 的块作为备用池，用于替换坏块与 GC 周转。容量规划时不能按满容量设计。
• 文件系统选型：优先 littlefs（掉电安全、内置磨损均衡、专为 NOR/NAND 设计），其次是 FATFS + 自有 FTL，或 SPIFFS。裸擦写管理容易在掉电时损坏元数据。

4 · 接口与工作模式

SPI NAND 沿用标准 SPI 帧格式，但命令集与 NOR 不同。Quad 模式是性能关键，也是最容易踩坑的地方。

4.1 Standard / Dual / Quad / DTR

4.2 读 Cache 命令帧结构

4.3 速率档位与等效吞吐

吞吐计算示例

读 2048 B 一页的总耗时（Quad ×4，104 MHz，忽略开销）：

  阶段 1  Page Read to Cache        tRD              =  60 µs   （典型）
  阶段 2  0x6B 帧：
          命令 8 clk               8 / 104 MHz       =   0.08 µs
          列地址 16 clk                               =   0.15 µs
          空周期 8 clk                                =   0.08 µs
          数据 2048 B = 4096 clk（×4 线，每 clk 4 bit）=  39.4 µs
        小计                                          ≈  39.7 µs

  单页合计 ≈ 99.7 µs  →  2048 B / 99.7 µs ≈ 20.5 MB/s
  （连续读模式可省去重复 tRD，接近接口理论值 52 MB/s）

写一页的总耗时（页编程 tPROG = 1 ms）：

  Program Load 0x32（Quad）         2048 B             ≈  39.4 µs
  Program Execute 0x10              tPROG              = 1000 µs
  轮询状态                                             ≈   5 µs
  合计 ≈ 1044 µs  →  2048 B / 1044 µs ≈ 1.96 MB/s

结论：把时钟从 104 MHz 提到 133 MHz，写吞吐只从 1.96 提到 1.99 MB/s。
      想提高写性能，只能靠 multi-plane / cache program，或换器件。

4.4 模式切换流程

SPI NAND 上电后默认处于 Standard SPI。切换到 Quad 需要两个条件同时满足：

1. 软件置位 QE（Quad Enable）：通过 SET FEATURE（0x1F）写入配置寄存器（通常地址 0xB0）的 QE 位。部分型号出厂已置位，但建议初始化时显式写一次，并回读确认。
2. 硬件把 IO2 / IO3 接到主控：若 IO2 / IO3 被接到固定电平或用作 WP# / HOLD#，Quad 模式下数据会出错。

// 上电初始化参考流程（伪代码，寄存器地址以 datasheet 为准）
spi_nand_reset();                    // 0xFF，等待 tRST（最大 5~10 ms）
delay_ms(10);

jedec_id = cmd_read_id(0x9F);        // 核对厂商 / 容量，型号不符直接报错
if (!id_match(jedec_id)) return ERR_DEVICE;

set_feature(0xB0, QE | ECC_EN);      // 使能 Quad 与 ECC
if (get_feature(0xB0) & QE != QE) return ERR_QE_FAIL;

set_feature(0xA0, BP_ALL_CLEAR);     // 解除块保护，否则编程会被拒绝
scan_bad_blocks();                   // 建立 BBT（见第 3 章）

// 轮询 busy 必须用 0x0F + 0xC0，不能用 NOR 的 0x05
uint8_t st = get_feature(0xC0);
while (st & OIP) { st = get_feature(0xC0); }
if (st & (P_FAIL | E_FAIL)) { mark_bad_block(); }